最近，全球知名的EDA工具制造商Synopsys宣布，它在三星7LPP（7nmLowPowerPlus）的设计和更先进的技术学习平台（其后续处理量为5nm）的设计方面取得了突破。三星4nm和3nm。为提高生产力和性能的坚实基础。
如您所知，随着半导体工艺技术的不断进步，晶体管的尺寸已逼近物理极限，芯片设计和制造变得越来越复杂，性能也在不断提高。它变得越来越困难。
因此，为了提高芯片性能，必须对每个链接进行详细分析。
因此，Synopsys创建了一个大规模生产勘探平台（YieldExplorer）。这是用于大规模生产芯片的复杂学习平台，可用于分析芯片设计三个方面的数据。出色的生产和产品测试：工程师发现缺陷，提高产量并提高生产率。
根据三星的路线图，三星的制程在不久的将来将具有三个重要的节点：14nm，10nm，7nm和3nm。其中14nm演变为11nm，10nm至8nm，7nm至6nm，5nm和4nm。
通常，根据性能和能耗，每个过程分为几个版本。例如，将14nm分为14LPE，14LPP，14LPC和14LPU，将3nm分为3GAE和3GAP。预计将采用新材料。
不久前，在韩国三星的代工制造论坛上，三星副总裁，三星代工业务副总裁宣布了三星在半导体制造技术方面的进步。。
他透露，三星7nm EUV工艺将在2020年1月量产。
此外，三星已完成5纳米FinFET工艺的研究和技术开发，并透露预计将在2020年上半年投入量产。
4nm将于今年晚些时候完成，新的Synopsys平台将扮演非常重要的角色。
那么主节点是3 nm。三星此前宣布3 nm节点将使用GAA信封栅极晶体管技术。三星一直在使用使用纳米芯片器件的MBCFET（多桥和通道FET，多通道FET）。
上一篇：上一篇：从港口到家禽场：人工智能可能是一个非常困难的核心
下一篇：下一篇：Vision Technology开发了世界上最大，最高分辨率的硅基OLED显示器